144MHz 5W SSB/CW トランシーバの製作


VFOにDDSを使用した2メータのリグを製作しました。
製作した機械は、単にリグとして使用するだけでなく、いろいろ実験にも使えるように各ブロック毎に基板を分けて製作しています。
また、実験がやりやすいようにシャーシサイズもかなり大きなものにしてあります。
さらに、50MHzの実験なども行えるように 1st IF を50MHzに選びました。

IF を50MHzとしているため、スーパーローカル局が50MHzで送信すると、その飛び込みの為このリグは使えなくなるのでは、と当初心配していましたが、私の家から数百メートル離れたところにある山の山頂で移動局が50MHzで運用したときにも、全く影響がありませんでしたので一安心しました。


　　　　　　　　　　　　　　主な仕様

　　　　　　　　　　　　　　・ ダブルスーパーヘテロダイン 1st IF 50MHz 、2nd IF 9MHz
　　　　　　　　　　　　　　・ SSB/CW の２モード対応
　　　　　　　　　　　　　　・ ７素子ラダー型クリスタルフィルタ使用（-6dB帯域2.95kHz ）
　　　　　　　　　　　　　　・ 出力5W 　ファイナル2SC1971 シングル　AB級動作
　　　　　　　　　　　　　　・ CWセミブレークイン（ワンショットモノマルチ使用で正確な制御を実現）
　　　　　　　　　　　　　　・ 送受信切り替え時のポップ音がほとんど出ない回路構成（特にCW運用では、快適です。）
　　　　　　　　　　　　　　・ 過変調インジケータおよび変調メータ付き（ALCは、無し）
　　　　　　　　　　　　　　・ DDS VFO （周波数ステップ30Hz、500Hz、10kHz スイッチにより切り替え、　DDSは、秋月のキットを使用）
　　　　　　　　　　　　　　・ ソフトウェアーにより、RIT機能を実現
　　　　　　　　　　　　　　・ LCD周波数表示
　　　　　　　　　　　　　　・ 周波数メモリー機能（POWER OFF前に周波数を自動記憶し、次回POWER ON 時に前回の周波数で立ち上がる）
　　　　　　　　　　　　　　・ 動作電源電圧 12.5V～15V　（バッテリー12Vの使用は、不可）
　　　　　　　　　　　　　　・ 消費電流　　　　受信時 約650mA (無信号時)
　　　　　　　　　　　　　　　　　　　　　　　　　送信時 最大 2A (13.8V時）

　　　　　　　　・ 写真
　　　　　　　　・ ブロック図
　　　　　　　　・ 回路図
　　　　　　　　　　　　　総合結線図　　　（282kB)
　　　　　　　　　　　　　PCB-RX
　　　　　　　　　　　　　PCB-IF50(R)
　　　　　　　　　　　　　PCB-SSB-GEN
　　　　　　　　　　　　　PCB-FINAL
　　　　　　　　　　　　　PCB-DRIVE
　　　　　　　　　　　　　PCB-IF50(T)
　　　　　　　　　　　　　PCB-41M
　　　　　　　　　　　　　PCB-CPU
　　　　　　　　　　　　　PCB-POWER

　　　　　　　　・ 受信部フロントエンドの設計
　　　　　　　　・ 送信部ファイナルの設計
　　　　　　　　・ 過変調インジケータの設計
　　　　　　　　・ ラダー型クリスタルフィルタの特性
　　　　　　　　・ 送受信制御部（セミブレークイン回路）の設計
　　　　　　　　・ CW用キャリア発生回路
　　　　　　　　・ CWサイドトーン発生回路
　　　　　　　　・ Sメーター回路
　　　　　　　　・ AGC検波回路
　　　　　　　　・ コンデンサマイクとの接続
　　　　　　　　・ 送受信切り替え時のポップ音対策設計
　　　　　　　　・ パワーON/OFF時のポップ音ミュート回路
　　　　　　　　・ CPUによるパワーON/OFF制御回路
　　　　　　　　・ DDSのスプリアス対策
　　　　　　　　・ LCDのスプリアス対策
　　　　　　　　・ 94MHz局発のスプリアス改善
　　　　　　　　・ CPUのソフトエェアー仕様
　　　　　　　　・ AGC回路について